排行榜 -

您的位置:首页 > ppt下载 > PPT课件 > 课件PPT > cortex-m3 ppt

cortex-m3 ppt下载

素材大小:
2.48 MB
素材授权:
免费下载
素材格式:
.ppt
素材上传:
lipeier
上传时间:
2019-07-11 09:23:49
素材编号:
235483
素材类别:
课件PPT
网友评分:

素材预览

cortex-m3 ppt

这是cortex-m3 ppt,包括了CM3微处理器核结构,处理器工作模式及状态,寄存器,总线接口,存储器的组织与映射,指令集,流水线,异常与中断,存储器保护单元MPU,STM32微控制器概述等内容,欢迎点击下载。

cortex-m3 ppt是由红软PPT免费下载网推荐的一款课件PPT类型的PowerPoint.

安徽理工大学电气与信息工程学院 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 2.1 CM3微处理器核结构 集成了内核和高级系统外设的分级处理器 Cortex-M3 内核 哈佛体系结构 拥有分支预测功能的三级流水线 Thumb®-2 指令集和传统的 Thumb指令集 带有 硬件除法和 单周期乘法的ALU Cortex-M3 处理器 Cortex-M3 内核 可配置的中断控制器 总线矩阵 先进的调试组件 可选择的 MPU(存储器保护单元) & ETM(嵌入式跟踪宏单元) 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 CM3的状态寄存器 􀁺 应用程序 PSR(APSR) 􀁺 中断号 PSR(IPSR) 􀁺 执行 PSR(EPSR) 异常中断寄存器 控制寄存器(CONTROL) 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 2.4总线接口 总线定义 总线是CPU与存储器和设备通信的机制,是计算机各部件之间传送数据、地址和控制信息的公共通道。 AMBA总线 Cortex-M3模块的内部方框图 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 CM3存储器映射 1. STM32 总线结构 KEIL-MDK中的配置 2.5.5 位绑定操作 Cortex-M3 存储器空间中包括两个位段区:SRAM 区的最低 1MB空间和外设存储区的最低 1MB 空间。 这两个位段区分别与两个 32M 的位段别名区对应,位段区中的每一位映射到位段别名区中的一个字。 通过对别名区中某个字的读写操作可以实现对位段区中某一位的读写操作。 位段别名区中的字与位段区的位映射公式 bit_word_addr = bit_band_base + (byte_offset x 32) + bit_number × 4 例如:SRAM 位段区中地址为 0x20000300 的字节中的位 2 被映射到别名区中的地址为:0x22006008(= 0x22000000 + (0x300*32) + (2*4))的字。 对别名区中某个字进行写操作,该字的第 0位将影响位段区中对应的位。 对别名区中某个字进行读操作,若位段区中对应的位为 0 则读的结果为 0x00,若位段区中对应的位为 1 则读的结果为0x01。 对别名区的读写可以实现对位段区中每一位的原子操作,而且仅只需要一条指令即可实现。 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 2.6 指令集 2.6.1 指令集 在过去,做ARM开发必须处理好两个状态。这两个状态是井水不犯河水的,它们是:32位的ARM状态和16位的Thumb状态。当处理器在ARM状态下时,所有的指令均是32位的(哪怕只是个”NOP”指令),此时性能相当高。而在Thumb状态下,所有的指令均是16位的,代码密度提高了一倍。不过,thumb状态下的指令功能只是ARM下的一个子集,结果可能需要更多条的指令去完成相同的工作,导致处理性能下降。 伴随着Thumb-2指令集的横空出世,终于可以在单一的操作模式下搞定所有处理了,再也没有来回切换的事来烦你了。事实上,Cortex-M3内核干脆都不支持ARM指令,中断也在Thumb态下处理(以前的ARM总是在ARM状态下处理所有的中断和异常)。这可不是小便宜,它使CM3在好几个方面都比传统的ARM处理器更先进: 消灭了状态切换的额外开销,节省了 执行时间和指令空间。 不再需要把源代码文件分成按ARM编译的和Thumb编译的,软件开发管理大大减负。 无需再反复地求证和测试:究竟该在何时何地切换到何种状态下,我的程序才最有效率。开发软件容易多了。 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 带分支预测的3级流水线 三级流水线结构的指令执行顺序 三级流水线结构的指令执行顺序 三级流水线结构的指令执行顺序 三级流水线结构的指令执行顺序 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 2.8 异常与中断 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 2.9 存储器保护单元MPU 在Cortex‐M3处理器中可以选配一个存储器保护单元(MPU),它可以实施对存储器(主要是内存和外设寄存器)的保护,以使软件更加健壮和可靠。在使用前,必须根据需要对其编程。如果没有启用MPU,则等同于系统中没有配MPU。 MPU的主要作用是实施存储器的保护,它能够在系统或程序出现异常而非正常地访问不应该访问的存储空间时,通过触发异常中断而达到提高系统可靠性的目的。 2、ARM Cortex-M3 体系结构 2.1. CM3微处理器核结构 2.2 处理器工作模式及状态 2.3. 寄存器 2.4 总线接口 2.5 存储器的组织与映射 2.6. 指令集 2.7. 流水线 2.8. 异常与中断 2.9 存储器保护单元MPU 2.10 STM32微控制器概述 STM32命名规则 STM32F103RC资源 Stm32f103 模块框图 引脚图

下载地址

推荐PPT

PPT分类Classification

Copyright:2009-2015 rsdown.cn Corporation,All Rights Reserved 红软PPT免费下载网版权所有

粤ICP备14102101号